```
(Item 1 from file: 351)
DIALOG(R) File 351: Derwent WPI
(c) 2006 Thomson Derwent. All rts. reserv.
015281829
            **Image available**
WPI Acc No: 2003-342761/200332
XRPX Acc No: N03-274152
 Parallel calculation method has a number of processors
Patent Assignee: JAPAN SCI & TECHNOLOGY CORP (NISC-N); NEC CORP (NIDE );
 KAGAKU GIJUTSU SHINKO JIGYODAN (KAGA-N); NEC JOHO SYSTEMS KK (NIDE );
 NIPPON DENKI SOFTWARE KK (NIDE ); MURASE T (MURA-I); NAKATA K (NAKA-I);
 SAKUMA T (SAKU-I); TAKADA T (TAKA-I)
Inventor: MURASE T; NAKATA K; SAKUMA T; TAKADA T
Number of Countries: 007 Number of Patents: 005
Patent Family:
Patent No
                                                          Week
                            Applicat No
                                           Kind
                                                  Date
             Kind
                    Date
WO 200327873 A1 20030403 WO 2002JP9871
                                                20020925
                                                         200332 B
                                          Α
JP 2003099408 A
                            JP 2001292092
                                                20010925
                                                          200332
                  20030404
                                           Α
EP 1443415
             A1 20040804
                            EP 2002768061
                                           Α
                                                20020925
                                                         200451
                            WO 2002JP9871
                                                20020925
                                           Α
KR 2004054693 A
                  20040625 KR 2004704222
                                           Α
                                                20040323 200470
US 20040260529 A1 20041223 WO 2002JP9871 A
                                               20020925 200504
                            US 2004490703 A
                                                20040817
Priority Applications (No Type Date): JP 2001292092 A 20010925
Patent Details:
                        Main IPC
Patent No Kind Lan Pg
                                    Filing Notes
WO 200327873 A1 J 10 G06F-015/16
   Designated States (National): CN KR US
   Designated States (Regional): DE FR GB
                    9 G06F-015/16
JP 2003099408 A
EP 1443415
            A1 E
                     G06F-015/16
                                    Based on patent WO 200327873
   Designated States (Regional): DE FR GB
                 G06F-015/16
KR 2004054693 A
                     G06F-013/12
US 20040260529 A1
```

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-099408

(43) Date of publication of application: 04.04.2003

(51)Int.CI.

G06F 15/16 C07B 61/00 G06F 15/177 G06F 17/13 G06F 19/00

(21)Application number: 2001-292092

(71)Applicant: JAPAN SCIENCE & TECHNOLOGY

CORP NEC CORP NEC SOFT LTD

NEC INFORMATEC SYSTEMS LTD

(22)Date of filing:

25.09.2001


(72)Inventor: **NAKADA KAZUTO**

> MURASE TADASHI SAKUMA TOSHIHIRO TAKADA TOSHIKAZU

(54) PARALLEL CALCULATION METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To cancel the increase in costs for calculation accompanying size growing of calculation objective molecules in parallel processing. SOLUTION: In a calculation method using a parallel computer having a plurality of processors, when transforming 2 electronic integration from the atomic orbital base (rs&verbar:tu) to a molecular orbital base (ab|cd), the indexes (r) and (s) of the atomic orbital to be calculated are designated to the plurality of processors to obtain a parallel calculation method for performing processing concerning all the combinations gf designated indexes R and S and the indexes (t) and (u) of the atomic orbital to be calculated in each of the plurality of processors. Thus, grain sizes are equalized to connect a large number of commodity processors under high performance, thereby costs for a high speed arithmetic computer are reduced. In addition, since an inexpensive local memory can be utilized, a large main storage area can be secured as the whole computer.



LEGAL STATUS

[Date of request for examination]

05.08.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-99408 (P2003-99408A)

(43)公開日 平成15年4月4日(2003.4.4)

						(/ /			-,		·
(51) Int.Cl. ⁷		識別記号		ΡI					テーマ	コード(参	考)
G06F 15	16	610		G06F	15	5/16	ϵ	310	Z 4	H00	6
C 0 7 B 61	00			C07B	61	1/00			Z 5	B 0 4	5
G06F 15	177	674		G06F	15	5/177	6	574	A 5	B 0 5	6
17,	'13				17	7/13					
19,	00	110			19	9/00		10			
				審査請	求	未請求	請求項の	数6	OL	(全 9	頁)
(21)出願番号	特	夏2001-292092(P2001-	292092)	(71)出願	人		600 桥振興事業	å EH			
(20) 山崎田		成13年9月25日(2001.9.2) ארט				中央 学 界 11口市本町		3148	Q 🛱	
(22) 出顧日	777	ж13++ 3 Д23 Д (2001. 3. I	<i>~</i> "	(71)出願人 000004237				1-1 1	3 I III	0.7	
				(т) шжд	^		る。 気株式会社	.			
							^{被厌义五} 〕		我1.县		
				(71)出願	į.			ы.,	1 I .J		
				(12) [[[]	•		~ ノフト株式	会补			
							工東区新木		T FI 18	番6号	
				(74)代理	Į.						
				(, -, , ()			後藤角	介	6 1 2	名)	
										最終頁	に続く


(54) 【発明の名称】 並列計算方法

(57) 【要約】

【課題】 並列処理で計算対象分子の大型化に伴う計算 コストの増大を解消する。

【解決手段】 複数のプロセッサを有するパラレルコンピュータを用いた計算方法であって、2電子積分の原子軌道基底(rs | tu)から分子軌道基底(ab | cd)への変換の際に、前記複数のプロセッサに対して、計算すべき原子軌道のインデックスrとsを指定し、前記複数のプロセッサの各々において、指定されたインデックスRとSと、計算すべき原子軌道のインデックスtといれての処理を行う並列計算方法が得られ、これにより、粒度が均一になり、高性能下でコモディティプロセッサを多数接続することができ、高速演算コンピュータの費用低減が可能になり、更に、廉価なロカールメモリを活用できるので、コンピュータ全体として大きな主記憶領域を確保できる。

分子軌道係数 c の決定における並列化



【特許請求の範囲】

【請求項2】 複数のプロセッサを有するパラレルコンピュータを用いた計算方法であって、2電子積分の原子軌道基底(rs | tu)から分子軌道基底(ab | cd)への変換の際に、前記複数のプロセッサに対して、計算すべき原子軌道のインデックスrとsを指定し、前記複数のプロセッサの各々において、指定されたインデックスrとsと、計算すべき原子軌道のインデックスtとuの全ての組合せとについての処理を行うことにより、前記複数のプロセッサにおける仕事量を表わす粒度が均一になるように処理すべきデータを分割することを 20 特徴とする並列計算方法。

【請求項3】 請求項1又は2に記載の並列計算方法において、

前記2電子積分の計算途中では前記複数のプロセッサ間ではデータ転送を行わず、前記複数のプロセッサの前記処理の後に一度だけギャザリングして前記複数のプロセッサの処理されたデータの和を取ることを特徴とする並列計算方法。

【請求項4】 請求項1又は2に記載の並列計算方法において、前記複数のプロセッサの各々は、

- 1) プロセッサ毎に指定されたR、Sとt、uの全t0 組合せとについて原子軌道基底でのt2 電子積分(t0 t1 t1 を計算し、
- 2) 計算された2電子積分について、uからdへの変換 を行い
- 3) 上記 2) で変換されたデータについて、 t から c へ の変換を行い、
- 4)上記3)で変換されたデータについて、Sからりの 構成要素であるBへの変換を行い、
- 5)上記4)で変換されたデータについて、Rからaの 構成要素であるAへの変換を行い、
- 6)上記5)で変換されたデータを各プロセッサのローカルメモリーに保存し、
- 7) 最後にギャザリングして分子軌道基底での2電子積分(ab|cd)を求めることを特徴とする並列計算方法。

【請求項5】 請求項1又は2に記載の並列計算方法において、

前記複数のプロセッサの各々は、

組合せとについて原子軌道基底での2電子積分(RS|tu)を計算し、

- 2) 計算された2電子積分について、uからdへの変換を行い、
- 3) 上記 2) で変換されたデータについて、 t から c へ の変換を行い、
- 4) 上記3) で変換されたデータについて、Sからbの 構成要素であるBへの変換を行い、
- 5) Rを変換せず V_{cbd} (RS) として前記複数のプロセッサの各々のローカルメモリに保存し、
- 6)分子軌道の係数の決定に必要な量である y_{ac} の繰り返し計算において、Rからaへの変換係数と分子軌道間の変換係数と前記 V_{cbd} (RS) との積和を計算し、計算結果を前記複数のプロセッサの各々のローカルメモリに保存することを特徴とする並列計算方法。

【請求項6】 複数のプロセッサを有するパラレルコンピュータを用いた計算方法であって、分子軌道基底での2次の密度行列Γを前記複数のプロセッサの各々に転送し、前記複数のプロセッサの各々において、分子軌道基底から原子軌道基底に逆変換することにより、前記複数のプロセッサに対して、計算すべき原子軌道のインデックス r とs を指定し、前記複数のプロセッサの各々において、指定されたインデックス R とS と、計算すべき原子軌道のインデックス t と u の全ての組合せとについての処理を行い、2電子積分の原子核座標による微分計算において、前記複数のプロセッサにおける仕事量を表わすた数度が均一になるように処理すべきデータを分割することを特徴とする並列計算方法。

【発明の詳細な説明】

30 [0001]

【発明の属する技術分野】本発明は、非経験的分子軌道 法の内、多配置自己無撞着場(Multi Configuration Se If Consistent Field:MCSCF)法及び配置間相互作 用(Configuration Interaction:CI)法による全エネ ルギーとエネルギー勾配の並列計算手法に関する。

[0002]

【従来の技術】非経験的分子軌道計算法において、電子相関を取り入れることのできる代表的な計算手法として、上記MCSCF法とCI法が確立されている。MCSCF法では、全エネルギーEと原子核の座標による微分即ちエネルギー勾配(原子核に働く力)とは、

【数1】

$$E = \sum_{ab}^{MO} \gamma_{ab} h_{ab} + \frac{1}{2} \sum_{abcd}^{MO} \Gamma_{abcd} (ab \mid cd) \qquad (1)$$

[数2] $\frac{\partial E}{\partial q} = \sum_{ab}^{MO} \gamma_{ab} \frac{\partial h_{ab}}{\partial q} + \frac{1}{2} \sum_{abcd}^{MO} \Gamma_{abcd} \frac{\partial (ab \mid cd)}{\partial q}$ (2)

のように与えられる。ここで、MOは分子軌道(Molecular Orbital)、qは分子を構成する原子の原子核の座標x、

求められる電子配置の係数Cの関数であり、habと(ab | cd) は分子軌道基底による1電子積分及び2電子積分 で、原子軌道基底のhrsと(rs | tu)とから得られる。

hrsと (rs | tu) は、

$$h_{rr} = \overline{\int \int \int \int X_r(r_1)h\chi_s(r_1)dr_1}, \quad h = -\frac{h}{2}\nabla^2 - \sum_{i=1}^{\text{Max.}} \frac{Z_i}{|r_1 - R_i|}$$
 (3)

(CEL to = h/2/2)

【数4】

$$(rs \mid tu) = \overline{\iiint} \ \overline{\iiint} \ \chi_r(r_1)\chi_r(r_1) \frac{1}{|r_1 - r_2|} \chi_r(r_2)\chi_u(r_2)dr_1dr_2$$
 (4)

のように定義される。ここで、hはプランク定数、Nuc. はNucleiの略で原子の数を表わす。Ziは原子核の電 荷、Riは原子核の位置を表わす。これら式(3)及び 式(4)の積分は、分子軌道 φaと原子軌道 χrの

【数 5】

$$\phi_a = \sum_{r=1}^{N} c_{ra} \chi_r \tag{5}$$

なる関係から、

【数6】

$$h_{ab} = \sum_{r}^{N} \sum_{4}^{N} c_{ra} c_{ab} h_{rs}$$
 (6)

【数7】

$$(ab \mid cd) = \sum_{n=1}^{N} \sum_{k=1}^{N} \sum_{n=1}^{N} c_{nn} c_{nk} c_{nk} c_{nd} (rs \mid tu)$$
 (7)

のように原子軌道基底から分子軌道基底へ変換される。 ここで、Nは原子軌道の数で、本発明では1000以上 を想定しているが、それ以下の場合についても本手法を 適用することは問題なく可能である。 c raは式 (5) で示される、原子軌道を分子軌道の変換する変換行列

$$y_{ac} = \sum_{b} \sum_{d} \sum_{x} \sum_{y} \left\{ (ab \mid xy) \Gamma_{cdcy} + 2(ax \mid by) \Gamma_{ccdy} \right\}^{u_{bd}}$$
 (1 0

なる量が必要になる。ここで、ubdは分子軌道の線形 変換に関わる行列である。

【0005】MCSCF法、CI法のいずれにおいて も、分子軌道基底の2電子積分(ab|cd)の生成が 計算コストの大半を占めている。MCSCF法の中で現 在主流となっているCASSCF (Complete Active Sp ace SCF) では、電子励起を限られた分子軌道の範囲に 限定することで、定式の簡素化を図っている。そのActi ve Space空間に属する分子軌道の数をn、原子軌道基底 の数をNとすると、一般にはn<<Nなる関係が成立す る。従来の計算スキームでは、原子軌道基底の2電子積 分を全て主記憶もしくはディスクなどの外部記憶媒体に 保存し、式(7)の変換を行っている。その変換アルゴ リズムを、図5及び図6に示す。分子軌道のインデック スa, b, c, dと原子軌道のインデックスr, s, t, u からなる単純な8重のDOループではn⁴N⁴回の掛け 算が必要となるが、このアルゴリズムでは5重のDOル ープを4回繰り返すことで同等の結果が得られ、その演 (3)

で、分子軌道の係数と呼ばれる。cshも同様の分子軌 道の係数である。MCSCF法では、電子配置の係数C と分子軌道の係数cの両方を変分法により決めるが、C I 法ではCのみを求める所が異なっている。

【0003】電子配置の係数Cは、次の方程式から求め られる。即ち、

【数8】

$$\sum_{I}^{CP} (H_{II} - \delta_{II} E) C_{I} = 0$$
 (8)

20

$$H_{IJ} = \sum_{ab}^{MO} \gamma_{ab}^{IJ} h_{ab} + \frac{1}{2} \sum_{abcd}^{MO} \Gamma_{abcd}^{IJ} (ab \mid cd)$$
 (9)

ここで、CSFはconfiguration state function (電子配 置関数)で、波動関数がこの反対称化された行列式CSF の線形結合で与えられる。δι」はクロネッカのデルタ で、I=Jなら1で、それ以外は0である。

【0004】また、分子軌道の係数の決定には、 【数10】

算数はnN⁴+n²N³+n³N²+n⁴Nとなる。例 えば、n=10、N=1000とすると、約1000倍 の高速化が図れることになる。しかしながら、この方法 では、原子軌道基底の2電子積分や変換途中の中間デー 夕を保存するためのコンピュータリソースが膨大にな り、大型分子が計算できないという本質的な問題があ る。

[0006]

【発明が解決しようとする課題】近年のコンピュータは パラレルプロセッサの搭載により高速性を実現してお り、MCSCF法及びCI法においても、並列処理によ り計算対象分子の大型化と計算コストの削減を実現する 必要がある。パラレルコンピュータの利点は、

①コモディティプロセッサを多数接続することにより、 高速演算コンピュータを廉価に実現できる。

【0007】②多数のプロセッサのロカールメモリを活 用できるので、コンピュータ全体として大きな主記憶領 域を確保できる。

【0008】である。

【0009】原子軌道基底及び分子軌道基底での2電子積分は互いに独立であり、この特徴を活用して並列化しようとすると、次の問題が生じる。即ち、分子軌道基底での2電子積分をひとつ計算するのに、N⁴個の原子軌道基底の2電子積分全てが必要になるので、

1)原子軌道基底での2電子積分の一部をプロセッサに 分担させる分散処理をすると、並列化により積分計算時間は短縮できるが、 N^4 個の2電子積分全てを各々のプロセッサに集めなければならず、全プロセッサ間で相互 10通信が発生し通信ネックとなる。

【0010】2)通信ネックを避けようとすれば、N⁴個の原子軌道基底の積分を全て各々のプロセッサで計算しなければならず、並列化による計算時間の短縮にはつながらない。

【0011】という相反する問題が生じる。

【0012】2電子積分の原子核座標による微分についても、式(2)の計算に分子軌道基底の積分が必要であり、全く同様の議論が成立する。

【0013】本発明の目的は、上述した問題を解決することができる、複数のプロセッサを有するパラレルコンピュータを用いた並列計算方法を提供することにある。 【0014】

【課題を解決するための手段】本発明による並列計算方法は、以下の通りである。

【0015】(1)複数のプロセッサを有するパラレルコンピュータを用いた計算方法であって、2電子積分の原子軌道基底($rs \mid tu$)から分子軌道基底($ab \mid cd$)への変換の際に、前記複数のプロセッサに対して、計算すべき原子軌道のインデックス r とs を指定し、前記複数のプロセッサの各々において、指定されたインデックス R とS と、計算すべき原子軌道のインデックス t とu の全ての組合せとについての処理を行うことを特徴とする並列計算方法。

【0016】(2) 複数のプロセッサを有するパラレルコンピュータを用いた計算方法であって、2電子積分の原子軌道基底($rs \mid tu$)から分子軌道基底($ab \mid cd$)への変換の際に、前記複数のプロセッサに対して、計算すべき原子軌道のインデックス r es table ta

【0017】(3) 上記(1)又は(2)に記載の並列計算方法において、前記2電子積分の計算途中では前記複数のプロセッサ間ではデータ転送を行わず、前記複数のプロセッサの前記処理の後に一度だけギャザリングして前記複数のプロセッサの処理されたデータの和を取 50

ることを特徴とする並列計算方法。

【0018】(4) 上記(1)又は(2)に記載の並列計算方法において、前記複数のプロセッサの各々は、1)プロセッサ毎に指定されたR、Sとt、uの全ての組合せとについて原子軌道基底での2電子積分(RS|tu)を計算し、

- 2) 計算された2電子積分について、uからdへの変換を行い。
- 3) 上記 2) で変換されたデータについて、 t から c へ *0* の変換を行い、
 - 4)上記3)で変換されたデータについて、Sからbの 構成要素であるBへの変換を行い、
 - 5)上記4)で変換されたデータについて、Rからaの 構成要素であるAへの変換を行い、
 - 6)上記5)で変換されたデータを各プロセッサのローカルメモリーに保存し、
 - 7) 最後にギャザリングして分子軌道基底での2電子積分(ab|cd)を求めることを特徴とする並列計算方法。
- ① 【0019】(5) 上記(1)又は(2)に記載の並列計算方法において、前記複数のプロセッサの各々は、
 - 1) プロセッサ毎に指定されたR、Sとt、uの全t0 組合せとについて原子軌道基底でのt2 電子積分(t0 t1 を計算し、
 - 2) 計算された2電子積分について、uからdへの変換を行い、
 - 3) 上記 2) で変換されたデータについて、 t から c へ の変換を行い、
- 4)上記3)で変換されたデータについて、Sからbの 30 構成要素であるBへの変換を行い、
 - 5) Rを変換せず V_{cbd} (RS) として前記複数のプロセッサの各々のローカルメモリに保存し、
 - 6)分子軌道の係数の決定に必要な量である y_{ac} の繰り返し計算において、Rからaへの変換係数と分子軌道間の変換係数と前記 V_{cbd} (RS) との積和を計算し、計算結果を前記複数のプロセッサの各々のローカルメモリに保存することを特徴とする並列計算方法。

[0021]

【発明の実施の形態】次に本発明の実施の形態について 説明する。

【0022】本願発明者は、原子軌道基底での2電子積 分及び原子核座標による微分いずれも相互に独立である ので、原子軌道基底から分子軌道基底への変換におい て、原子軌道のインデックスァとsで並列化し、(すな わち、前記複数のプロセッサに対して、計算すべき原子 軌道のインデックスrとsを指定し、tとuの全ての組 み合わせを各プロセッサで処理することで、粒度が均一 になるように処理データを分割することを考える。イン デックスrとsで並列化するが、t及びuの全ての組み 合わせについて各プロセッサで計算するので、2電子積 分1個当たり平均1万回の浮動小数点演算が必要である ことから、各プロセッサ当たり1000N²の演算を 行うことになり、充分大きな粒度を確保できる。以下で 詳しく述べるが、並列性能の向上には、粒度の均一化と 最大化及びプロセッサ間の転送回数の最小化が必要条件 である。本計算手順では、2電子積分計算途中ではプロ セッサ間でデータ転送を行わず、変換後にギャザリング 20 を1度行うことを特徴としている。

【0023】電子配置の係数Cを求める解法においては、原子軌道のインデックスr、sで並列化を行い、各プロセッサでの計算処理を、

1) プロセッサ毎に指定されたR 、S に対して t 、u の全てについて原子軌道基底での 2 電子積分(R S \mid t u) を計算する。

【0024】2) 計算された2電子積分について、uからdへの変換を行う。

【0025】3) tからcへの変換を行う。

【0026】4) SからBへの変換を行う。

【0027】5) RからA への変換を行う。

【0028】の手順で行い、各プロセッサのローカルメモリーにこの変換データを保存し、最後にギャザリングして分子軌道基底での2電子積分(ab|cd)を求める。

【0029】また、分子軌道の係数 c を求める繰り返し解法においては、原子軌道のインデックス r 、 s で並列化を行い、各プロセッサでの計算処理を、

 $\frac{\partial E}{\partial q} = \sum_{rs}^{AO} \gamma_r \frac{\partial h_r}{\partial q} + \sum_{rstu}^{AO} \Gamma_{min} \frac{\partial (rs \mid tu)}{\partial q} - \sum_{rs}^{AO} W_r \frac{\partial S_r}{\partial q}$ (11)

【数11】

に基づいて並列計算する。

【0041】ここで、A0は原子軌道(Atomic Orbital)である。Wはエネルギー勾配法に現れるMで、軌道エネルギーと分子軌道の係数の積で与えられる。また、 $S_{r,s}$ は重なり積分である。

【0030】 2) 計算された 2 電子積分について、uからdへの変換を行う。

【0031】3) tからcへの変換を行う。

【0032】4) SからBへの変換を行う。

【0033】 5) Rを変換せず V_{cbd} (RS) としてローカルメモリに保存する。

【0034】6) y_{ac} の繰り返し計算において、Rからaへの変換係数(c_{Ra})と分子軌道間の変換係数

(u_{bd}) との積和を同時に計算する(後述する式(13)参照)。

【0035】の手順で行い、各プロセッサのローカルメモリにデータ量の少ない V_{cbd} (RS) を保存することで、繰り返し計算における主記憶上の作業領域の増大を防いでいる。

【0036】エネルギー勾配計算において、分子軌道基底での2次の密度行列 Γ を各プロセッサに転送し、分子軌道基底から原子軌道基底に逆変換することにより、原子軌道のインデックスr, sで並列化することができ、2電子積分の場合と同様の議論が成立する。この場合、原子軌道rについてのみ、原子核の座標での微分が必要

【0037】次に本発明の実施例について説明する。

となることに注意する。

【0038】MCSCF法における電子配置の係数Cと分子軌道の係数c、CI法における電子配置の係数Cを求める解法においては、主記憶上の作業領域を削減するため、繰り返し解法が広く使われている。そのため、分子軌道基底の2電子積分などの中間データを保存する必要があるが、並列コンピュータでは上述した利点②(多数のプロセッサのロカールメモリを活用できるので、コ

30 ンピュータ全体として大きな主記憶領域を確保できる。)により可能である。一方、エネルギー勾配計算では繰り返し計算の必要性がないので、本発明では、次の1)及び2)なる基本的な考え方に立脚して、並列化アルゴリズムを開発する。

【0039】1)電子配置の係数C及び分子軌道の係数 cの決定においては、n<<Nの関係からデータ量の少 ない分子軌道基底での2電子積分などの中間データを、 各プロセッサの主記憶上に保存し繰り返し使用する。

【0040】 2) エネルギー勾配計算においては、分子 軌道基底の γ 及び Γ を原子軌道基底に逆変換して、原子 軌道基底での表式

【0042】まず最初に、電子配置の係数Cの決定に必要なActive Spaceに属する分子軌道基底での2電子積分の生成法について述べる。原子軌道のインデックスr,sで並列化を行い、t,uの全てについて各々のプロセッサで原子軌道基底の2電子積分(RS|tu)を計算

する。その基本アルゴリズムを図1及び図2に示す。こ こで、r、sで指定される原子軌道のインデックスの 内、R、S は或るプロセッサに割り当てられた原子軌道

である。今、 【数12】

$$(ab \mid cd) = \sum_{A} \sum_{B} (c_{RA} Rc_{SB} S \mid cd) = \sum_{A} \sum_{B} (AB \mid cd)$$
 (12)

と書き直せる。ここで、A、Bは、式(5)の関係から 分子軌道a、bに対する原子軌道r、sの線形結合成分 の内、各プロセッサに対して指定されたR、Sのみから なっているので、最後に(ABIcd)をギャザリング して初めて正しい(ab|cd)になることに注意す る。この関係から、各プロセッサでの計算手順は、

1) プロセッサ毎に指定されたR、Sに対してt、uの 全てについて原子軌道基底での2電子積分(RS | t u)を計算する。

【0043】2) 計算された2電子積分について、uか らdへの変換を行う。

【0044】3) tからcへの変換を行う。

【0045】4) SからBへの変換を行う。

【0046】5) RからA への変換を行う。

【0047】となる。ここで注意すべき点は、1)~ 5) のステップの実行においてプロセッサ間の通信は全 く発生しておらず、且つ計算すべき原子軌道基底での2 電子積分は全プロセッサを合わせてN⁴個であることで

ある。最後に、(ablcd)を求めるため、各プロセッサ 上の(ABlcd)をギャザリングすることになるが、その 転送量は高々n⁴である。nは10のオーダーであり、 且つマスタープロセッサへの一方向転送であるので、転 送時間が問題になることはない。また、プロセッサ台数 が少ない場合には、RとSを適当にグループ化すれば、 同様に並列化できることは明らかである。全体の演算数 については、従来方式が前述のように $nN^4 + n^2N^3$ $+n^3N^2+n^4N$ であるが、本方式ではステップ1~ 4の演算がN²個のプロセッサで発生するので、N 2 $(nN^{2}+n^{2}N+n^{3}+n^{4})+n^{4}N^{2}$ となり、 $n^4N(N-1) + n^4N^2$ だけ並列化により演算数が 増えていることになる。

10

【0048】次に、分子軌道の係数 c の決定について必 20 要な式(10)の並列化について述べる。式(10)の 一部を原子軌道基底で表記すると、

【数13】

$$y_{ac} = \sum_{b} \sum_{d} \sum_{x} \cdot \sum_{y} \left\{ (ab \mid xy) \Gamma_{cdcy} + 2(ax \mid by) \Gamma_{cody} \right\} \iota_{bd}$$

$$= \sum_{b} \sum_{d} \sum_{x} \sum_{y} \left\{ \sum_{R} \sum_{S'} \left(c_{Ra} R c_{Sb} S \mid xy \right) \Gamma_{cdcy} + 2 \sum_{R} \sum_{S} \left(c_{Ra} R c_{Sc} S \mid by \right) \Gamma_{cody} \right\} \iota_{bd}$$

$$= \sum_{R} \sum_{S} \sum_{b} \sum_{A} \sum_{x} \sum_{y} \left\{ (c_{Ra} R c_{Sb} S \mid xy) \Gamma_{cdcy} + 2 (c_{Ra} R c_{Sc} S \mid by) \Gamma_{cody} \right\} \iota_{bd}$$

$$= \sum_{R} \sum_{S} c_{Ra} \sum_{b} \sum_{A} \sum_{x} \sum_{y} \left\{ (R c_{Sb} S \mid xy) \Gamma_{cdcy} + 2 (R c_{Sc} S \mid by) \Gamma_{cody} \right\} \iota_{bd}$$

$$= \sum_{R} \sum_{S} c_{Ra} \sum_{b} \sum_{A} \sum_{z} V_{cbd}(RS) \iota_{bd}$$

$$= \sum_{R} \sum_{S} c_{Ra} \sum_{b} \sum_{A} V_{cbd}(RS) \iota_{bd}$$

$$= \sum_{R} \sum_{S} V_{ac}(RS) \qquad (13)$$

のようになる。

【0049】更に、Y_{ac (RS)} を各プロセッサ(CPU: Central Processing Unit)で計算した部分とすると、式 (12) からの推察により、同様にギャザリングするこ とができるがわかる。その時の転送データ量は、 N^2 で あることに注意する。従って、rとsで並列化し、各プ ロセッサで計算されたYac (RS) をギャザリングすれ ばyacが求められる。そのデータの流れを、図3に示 す。ここで、Vcbd (RS) として各プロセッサに保 存するのは、以下の理由による。式(10)のa,bは 原則全ての分子軌道になるので次元数はNであるのに対 して、x, yはnである。よって、その大きさは第1、 2項とも $n^2 N^2$ となる。 r の変換を行わず保存するこ とで、演算数の増加をきたすが、作業領域をn2Nに抑 えることができる。また、(ab|xy)をギャザリン グすると、そのデータ畳は n 2 N 2 であるが、x, y に 50 り、転送ネックになることはない。また、 Γ の逆変換に

ついて各プロセッサで転送前に和を取ることで、 N^2 に なり転送データ量が削減されている。

【0050】最後に、エネルギー勾配計算に必要な、原 子核座標による2電子積分の並列化について述べる。前 述のように、本計算においては繰り返し計算の必要がな いので、データ量が n^4 と少ない分子軌道基底での Γ を 各プロセッサに転送し、分子軌道基底から原子軌道基底 に逆変換することで並列化する。その逆変換アルゴリズ ムを、図4に示す。ここでも、rとsで並列化し、t, uの全てについて計算する構造は通常の2電子積分の場 合と同様である。但し、DOループの深さが7重になっ ている点が異なっている。各プロセッサで計算された式 (11) の第2項は、そのプロセッサ上で原子核に働く 力を保存している配列に足し込まれた後ギャザリングさ れることになるが、その配列の大きさは3×原子数であ

対する演算数については、従来法と違いはない。

【0051】ここで述べた並列化アルゴリズムは、原子軌道のインデックスrとsで並列化するため、プロセッサ台数の増加に対して粒度を均一に保つことができ、高いスケーラビリティを維持することができる。また、適応可能なプロセッサ台数は N^2 であり、N=1000で百万台の並列コンピュータに対応できることになる。

【0052】下記の表1及び表2に、従来の計算方法と本方法の演算数と作業領域の計算式を示した。並列化により演算数は若干増えているが、各プロセッサにおける作業領域は N^2 分の1になっており、廉価なローカルメモリを有効利用できるアルゴリズムになっている。

12

[0053]

【表1】

2 電子積分変換における従来変換方式と本方式との演算型と作業領域の比較

	1	N ⁵ 乗方式	本	本方式(注1)		
	演算盘	作菜領域	演算型	作榮領域		
ステップ1	N ⁴ n	N^4+N^3n	N²n	$N^2 + Nn$		
ステップ2	$N^3 n^2$	$N^8 n + N^2 n^2$	Νnº	$Nn+n^2$		
ステップ3	$N^2 n^3$	$N^{2}n^{2}+Nn^{3}$	n³	$n_3 + n_3$		
ステップ4	Nn ⁴	$N n^3 + n^4$	n 4	$n^3 + n^4$		
ギャザリング	_	_	N2n4			

注1) N²個のプロセッサを使用した場合

【表2】

分子軌道係数決定における従来変換方式と本方式との演算量と作業領域の比較

	N	5 乗方式	本方式(注1)		
	演算量	作彙領域	演算量	作業領域	
ステップ1	N ⁴ n	N^4+N^3n	N²n	N^2+Nn	
ステップ2	N 3 n 2	N ⁸ n + N ² n ²	Nnº	$Nn+n^2$	
ステップ3	N^8n^2	$2(N^2 n^2)$	Nn³	n^2+Nn^2	
ステップ4	N ⁸ n ²	$2(N^2 n^2)$	N²n²	Nn ² +Nn ³	
ギャザリング	_	_	N ₃		

注1) N2個のプロセッサを使用した場合

[0054]

【発明の効果】以上説明したように本発明によれば、複数のプロセッサを有するパラレルコンピュータを用いた計算方法であって、2電子積分の原子軌道基底(rsーtu)から分子軌道基底(abーcd)への変換の際に、前記複数のプロセッサに対して、計算すべき原子軌道のインデックスrとsを指定し、前記複数のプロセッサの各々において、指定されたインデックスRとSと、計算すべき原子軌道のインデックスtとuの全ての組合せとについての処理を行う並列計算方法が得られ、これ40により、粒度が均一になり、高性能下でコモディティプロセッサを多数接続することができ、高速演算コンピュータの費用低減が可能になり、更に、廉価なロカールメモリを活用できるので、コンピュータ全体として大きな主記憶領域を確保できる。

【図面の簡単な説明】

【図1】本発明による2電子積分変換におけるプロセッサ間での分散処理の前半部分を示した図である。

【図2】本発明による2電子積分変換におけるプロセッサ間での分散処理の後半部分を示した図である。

【図3】本発明による分子軌道係数決定繰り返し計算におけるプロセッサ間での分散処理を示した図である。

【図4】本発明による2次の密度行列Γの分子軌道基底から原子軌道基底への逆変換による並列化アルゴリズムを示した図である。

【図5】2電子積分の原子軌道基底から分子軌道基底への変換において現在使用されている4N⁵変換アルゴリズムのステップ1~3を示した図である。

【図6】2電子積分の原子軌道基底から分子軌道基底への変換において現在使用されている4N⁵変換アルゴリズムのステップ4を示した図である。

【図1】 【図2】 分子軌道基底2電子積分生成並列化アルゴリズム 3) 変換 2 同左 同左 do B do c スレーププロセス群 1) データ転送:分子軌道の係数 c ステップ4 - $(AB \mid cd) = (AB \mid cd) + c_{ac}(RB \mid cd)$ → [CPU#0] → [CPU#1] → [CPU#2] end do end do 2) 変換1 R. Sの指定 同左 end do do t end do do u (RS | tt) の計算 4) ギャザリング: (ab | cd) = ∑(AB | cd) do d ステップ1 → $(RS \mid td) = (RS \mid td) + c_{\omega}(RS \mid tu)$ ← [CPU#0] ← [CPU#1] ← [CPU#2] end do end do do d 【図4】 ステップ2 っ 「逆変換によるエネルギー勾配計算並列化アルゴリズム $(RS \mid cd) = (RS \mid cd) + c_{c}(RS \mid rd)$ end do do r end do a ob [r、sで並列化] do a ステップ3 - $(RB \mid cd) = (RB \mid cd) + c_m(RS \mid cd)$ do u $\Gamma(abcu) \leftarrow \Gamma(abcd)$ end do end do end do end do end do do t [図3] do c $\Gamma(abtu) \leftarrow \Gamma(abcu)$ 分子軌道係数 c の決定における並列化 end do end do スレーププロセス群 マスター end do プロセス do t 1) データ転送:分子軌道係数 c ** do u → [CPU#1] → [CPU#2] → [CPU#0] Γ(aStu) - Γ(abtu) 2) 変換1 end do end do 図1のステップ1、2により end do (cc , bs | ху) と 同左 凤左 do t (rc.zs|by) を作成 Γ(R8tu) ← Γ(aStu) 3) データ転送: Γ end do → [CPU#0] → [CPU#1] → [CPU#2] 4) V_{cbd (RS)} の計算 end do end do V_{cbd (A5)} の計算 同左 凤左 2 電子積分 (R'S|tu) について t, α全てについて計算し、Γと掛ける end do end do → [CPU#0] → [CPU#1] → [CPU#2] 6)Y_{ectitio}の計算 Y_{xの23}の計算 同左 司た 7) ギャザリング: y=∑"Y ← [CPU#0] ← [CPU#1] ← [CPU#2] if u=y A68 .

収斂

【図5】

```
従来の2電子積分4N<sup>8</sup>頻変換アルゴリズム
ステップ1 dor
             do a
              do t
                do d
                 (rs|td) = (rs|td) + cud \times (rs|tu)
                end do
               end do
              end do
             end do
             end do
ステップ2 dod
              do r
              doa
               do t
                 (rs|cd) = (rs|cd) + etc × (rs|td)
                end do
               end do
              end do
             end do
             end do
ステップ 8 doc
             do d
               do r
               dos
                 (rb|cd) = (rb|cd) + csb \times (re|cd)
                end do
               end do
              end do
              end do
             end do
```

[図6]

```
ステップ4 do b
do c
do d
do z
do a
(ab | cd) = (ab | cd) + cra × (rb | cd)
end do
```

フロントページの続き

(71)出願人 394017491

株式会社エヌイーシー情報システムズ 神奈川県川崎市高津区坂戸3丁目2番1号

(72)発明者 中田 一人

東京都江東区新木場一丁目18番6号 エヌイーシーソフト株式会社内

(72)発明者 村瀬 匡

東京都江東区新木場一丁目18番6号 エヌイーシーソフト株式会社内

(72)発明者 佐久間 俊広

神奈川県川崎市高津区坂戸三丁目2番1号 株式会社エヌイーシー情報システムズ内

(72)発明者 髙田 俊和

東京都港区芝五丁目7番1号 日本電気株 式会社内

Fターム(参考) 4H006 AA05 AC90

5B045 GG02 GG11

5B056 AA04 BB04 FF05